SEMICONDUCTOR DEVICE AND MANUFACTURE OF THE SAME

Patent number:

JP63237580

Publication date:

1988-10-04

Inventor:

YOSHIKAWA KUNIYOSHI

Applicant:

TOSHIBA CORP

Classification:

- international:

H01L29/78

- european:

Application number:


JP19870072174 19870326

Priority number(s):

Abstract of JP63237580

PURPOSE:To realize a fine device having a one transistor/one cell structure by providing a charge storing region on a channel region on the side surface of a control gate.

CONSTITUTION:A three-layer laminated film 108 composed of a silicon oxide thin film 105, a silicon nitride film 106 which is to be a charge storing layer and a silicon oxide film 107 is formed. As one layer of the gate electrode 104 is formed and the charge storing region 108 is formed on its side surface, an EPROM semiconductor device with a one transistor/one cell structure which has a small cell area and is suitable for high integration can be obtained.



Also published as:

US4881108 (A1)

Data supplied from the esp@cenet database - Worldwide

19 日本国特许庁(JP)

⑩特許出願公開

@ 公 開 特 許 公 報 (A)

昭63 - 237580

⑤Int.Cl.⁴
H 01 L 29/78

識別記号 371 庁内築理番号 7514-5F ◎公開 昭和63年(1988)10月4日

審査調求 有 発明の数 2 (全6頁)

69発明の名称

半導体装置及びその製造方法

②特 顧 昭62-72174

20出 願 昭62(1987) 3月26日

加発 明 者 吉 川

邦 良

神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究

所内

⑪出 顋 人 株式会社 東芝

神奈川県川崎市幸区堀川町72番地

②代理人 弁理士 佐藤 一雄 外2名

明 知 哲

1. 発明の名称

半導体鑑置及びその製造方法

2. 特許錦束の范明

- 1. 半導体基級の窓面領域に互いに分配して 設けられ、夫々ソース或いはドレイン領域となる 第1. 第2領域と、これら第1. 第2領域間のチャンネル領域上に絶級股を介して設けられた電荷 苦酸領域及び制御ゲートを長備し、前記電荷替領域を前記制御ゲート側面の前記チャンネル領域 上に配置すると兆に、前記電荷蓄額領域と前記制 御ゲートの間に絶域服を介在させたことを特徴と する半線体数置。
- 2. 前記電荷器磁気域が前記制部ゲート側面に形成した酸化シリコン酸、窒化シリコン酸、酸化シリコン酸、酸化シリコン酸、酸化シリコン酸から成る三層積層膜の窒化シリコン酸であることを特徴とする特許前次の範囲第1項記載の半導体袋買。

- 3. 前記磁荷哲額領域が前記第1又は第2領域のどちらか一方の近傍にのみ設けられていることを特徴とする特許論求の範囲第1項に記憶の半導体装置。
- 半導体基板の表面一部に絶縁膜を介して 配置される制御ゲートを形成する工程と、この制 切ゲートの周囲に第1の絶縁脚を形成する工程と、 この第1の絶獄隠を配荷蓄積領域となる第2の絶 愆膜で被覆する工程と、この第2の絶録順を第3 の絶獄間でおおう工程と、前記三種の絶獄闘を異 方性エッチング法义は通常のエッチング法を使用 して脳次除去し、前記制御ゲートの側面の全部又 は一部に前記三額の触録顧を発存させて電荷書額 領域を形成する工程と、前記三額の絶級限の形成 前から前記三韶の絶疑殿の形成後までのいずれか の時期に前記三陋の絶縁顧あるいは前記糾御電極 **をマスクとして第1及び第2の不純物を前記半導** 体基板表面にドーピングしてソース或いはドレイ ン領域となる第1、第2領域を形成する工程とを 具備したことを特徴とする半導体装置の製造方法。

5. 耐紀第1の絶縁殿が敗化シリコン服であり、第2の絶縁殿が窒化シリコン脳であり、第3の絶縁殿が酸化シリコン脳であることを特徴とする特許崩攻の範囲第4項記録の半専体鏡圏の製造方法。

3. 発明の詳細な説明

(発明の目的)

(産浆上の利用分野)

本発明は、半導体装置及びその製造方法に関し、 特に電荷蓄額領域と制御ゲートとを有する電気的 に情報の再登換え可能な読み出し専用半導体メモ リ(EEPROM: Electrically Erasable Programmable Read Only Memory)の メモリセルを備えた半導体装置及びその製造方法 に係わる。

(従來の技術)

例えば、EEPROMのメモリセルは、従来より第7図に示す協造のものが知られている。即ち、図中の1はp型単結晶シリコン基数であり、この

6′により図中のBに示すMOSキャパシタを協 成している。

上述した構成のメモリセルにおいて、ドレイン **芯樹11と制御ゲート8の間に高旭圧、例えば** 20 V以上の磁圧を印加することにより絶緻和腺 12を通して浮遊ゲート6の低在部6′とれ*型 拡散領域4′の間にトンネル電流が流れ、これに よって浮遊ゲート6に対して岩荷の注入、排出が 行われる。EEPROMでは、過常、浮遊ゲート 6に鑑荷が菸殻されている状態を「0」、電荷が 存化しない状態を「1」としており、関中のA部 におけるトランジスタの姆館選圧(VTII)が高い 状態及び低い状態に夫々対応する。つまり、かか る構成のEEPROMにおいては、絶縁剤脱12 を通して浮遊ゲート6に対して電荷の注入を行な い、その結果として生じるA部のトランジスタの 闘値電圧を検出することにより、そのメモリセル に設定された樹根を読み出している。

ところで、上紀協成のメモリセルを製造する工 程はA部のトランジスタ領域について、通常のシ

基板1表面にはフィールド酸化膜2が選択的に設 けられている。このフィールド酸化雌2で分離さ れた島状の基板1領域には、互いに電気的に分離 されたn゚型のソース、ドレイン領域3.4が設 けられており、かつこれら飯域3,4間のチャン ネル領域を含む基板 1 領域上にはゲート酸化胞5 を介して浮遊ゲート6が設けられている。この浮 遊ゲート6上には、絶母脳フを介して何郎ゲート 8が設けられている。そして、前記制御ゲート8 を含む全面は層凹絶緻脳9で被観されており、か つ鉄絶縁刷9上にはコンタクトホールを通して前 記ソース、ドレイン領域3,4と接続するソース 電極10、ドレイン電節11が夫々設けられてい る (圏中のA部)。一方、前記鳥状の基板1領域 に際接して繋がった基板1領域表面には、前紀ド レイン領域4の延在部であるn * 型拡散領域4 * が設けられている。この拡敞領域4′上には、絶 競粉版12を介して前記浮遊ゲート6の延在部 6′が趾けられている。こうしたn*型拡設領域 4′、絶録薄膜12及び浮遊ゲート6の延在部

リコンゲートMOSFETの作成工程と基本的に同一である。即ち、フィールド酸化酸2により分離された品状の基額1領域の表面に綿酸化によりゲート酸化限5を形成させ、多結晶シリコンよりなる浮遊ゲート6及びフィールド酸化股2をマスクとしてn型導電型を与える不純物、例えば砒素をイオン注入等により基板1表面にドープしてn⁺型のソース、ドレイン領域3.4を形成している。なお、前記浮遊ゲート6は同様な多結晶シリコンからなる制御ゲート8のパクーンと同時に
劉御ゲート8に対して盛合的に形成される。

(発明が烙決しようとする問題点)

しかしながら、上途した構成のEEPROMメモリセルにおいては、B部のMOSキャパシク領域が存在するため、製造工程が若しく複雑となる。即ち、B部における n * 型拡散領域 4 ' は、A部のドレイン領域 4 の延在部であるが、この領域は同じくA部の浮遊ゲート6の延在部6 ' の下に形成する必要があるため、前記工程のように浮遊ゲート6をマスクとして形成されるドレイン領域 4

と同一工程で形成することができず、浮遊ゲート6(6′)を形成する以前に予め形成する必要がある。しかも、n * 型拡散領域4′と浮遊ゲートの延在部6′間に形成される絶録荷顧12は、トンネル電流を被すに超当な厚さを持っていなければならない。従って、前述したA部のトランスタ領域のゲート酸化原5の形成前に同時に成の大のまま利用できず、この工程の後、一旦その部分の酸化厚を除去し、新たに魚酸化を行なって絶録複點12を形成する必要がある。

また、上記解成のメモリセルにおいて情報の統み出しを行なう場合には、制御ゲート8及びドレイン電極11に対して適当な読み出し電圧を印加し、浮遊ゲート6中に存在する電荷の有無に応じてソース、ドレイン領域3. 4間を流れる電流の大きさにより、容込まれた情報を判別している。この時、浮遊ゲート6中に茂荷が存在しない状態は、トランジスタの関値だ圧の低い状態に対応しており、かかる際には統み出し電圧の印加によりソース、ドレイン領域3. 4間に飛流が流れる。

本発明は、デバイスの敬細化に迎した解遺の EEPROM等の半導体装置およびかかる半導体 装置を著しく簡単な工程により製造し得る方法を 提供しようとするものである。

(発明の樹成)

(問題点を解決するための手段)

本願第1の発明は、半導体基体の表面領域に互いに分離して設けられ、夫々ソース或いはドレイン領域となる第1、第2領域と、これら第1、第2領域間のチャンネル領域上に絶数脳を介して設けられた電荷蓄額領域及び創御ゲートを具備し、前記電荷蓄額領域が前記制御ゲート側面の前記チャンネル領域上に配置されたことを特徴とする半磁仏装置である。

本願録2の発明は、半導体基体の最而一部に絶 疑脳を介して配置される制御ゲートを形成する工 程と、この制御ゲートの周囲に第1の絶縁段を形 成する工程と、この第1の絶縁段を電荷書額領域 となる第2の絶縁段で抽回する工程と、この第2 の絶縁限を第3の絶縁段でおおう工程と、前記三 しかしながら、デバイスの微細化に伴ってチャン ネル長が短くなったEEPROMのメモリセルで は読み出しに用いられるような比較的低い電圧 (+5V) をドレイン4及び制御ゲート8に印加 した場合でも、ソース領域3からドレイン領域4 に向かって流れるエレクトロンは充分加速され、 ドレイン領域4近傍のチャンネル領域でインパク トアイオニゼーションを起こし得るエネルギを持 つようになる。従って、商集額化されてチャンネ ル長の短くなったEEPROMでは、情報の続み 出しを行なっている際に、本来「1」の情報を持 っているはずのメモリセルの浮遊ゲート6にもエ レクトロンがトラップされ、選には「0」の情報 が貫込まれた時と同様の状態になってしまう結果 が生じる。このような現象を通常、情報の娯音込 みと弥し、第7図に示す構成のメモリセルを高築 穏化した場合、誤省込みの発生は電源電圧を低下 しない限り防止できない。しかしながら、巡源鑑 圧を低下させると、メモリセルからの悄報の読み 出し速度が低下してしまう。

(作 用)

本発明によれば、電荷蓄額領域は制御ゲートの 側面に形成される。つまり電荷蓄額領域は、従来 のようにトランジスクとは別個に形成されるので はなく、トランジスク内に形成される。従って、 1トランジスタ/1セル構造となり、微細化に 道 したEEPROM等の半導体装置が実現できる。 また、電荷蓄積層を制御ゲートの側面に設けた ことにより、ゲート電極は一層のみとなるため、 製造も低めて容易となる。

(災施例)

以下、本発明をnチャンネル型のEEPROM のメモリセルに迫用した一火施例について第1図 ~ 第6 図を容照して詳細に説明する。ここで、第 1図は本実施例の根遺を示し、第2図~第6図は その製造工程の各段階を示し、これら各図におい て(a)はセルの平面図、(b)はA-A方向の 断備図、(c)はB-B方向の断韻説である。

第1図に示すように、本食施例の特徴は一層の みの初鉤ゲート104を付し、この御御ゲート 104の個面に、シリコン酸化剤取105、電荷 潜盤脳となる窓化シリコン以106および酸化シ リコン版107から成る三層報層版108が形成 されている点にある。

以下、製造工程に従って本実施例を説明する。 まず、p型シリコン基板101を選択酸化して 該基氨101の表面を鳥状に分離するためのフィ ールド酸化膜102を形成した後、900~ 1000℃の酸化努頭気中で熱酸化して晶状の基

版101級両に浮き250人程度の酸化膜103 を形成する(第2図図示)。つづいて、全面に LPCVD法により原さ3000人のn型又はp 似不稳物をドープした多結晶シリコン脳を堆積し た後、この多緒昂シリコン段をパターニングして 多鯖品シリコンからなる制御ゲート104を形成 する (第3関図示)。次いで900℃~1000 での駁化雰囲気中で無駁化し、多結晶からなる制 匈ゲート104の周囲に厚さ100人の酸化酸 105を成型させた後、その全面に窓化シリコン 殿106をLPCVD法により100A~ 1000人程度成長させ、さらに950℃水路燃 焼鹼化により塩化シリコン脱106老面に50A 程度のシリコン酸化酸107を形成する (第4図 図示)。つづいて、以方性エッチング法、例えば リアクティブイオンエッチング法(RIE法)を 用いて、先に形成した三層積層段(105. 106, 107) 108をその贸原分だけエッチ ング除去する。この工程で制御ゲートの側面の

周明に三層額脳脳108が残存する(第5図図

示)。

次いでフィールド酸化殷102、制御ゲート 104及び三觸褶膈ତ108をマスクとしてn型 不純物、例えば砒素を打込みエネルギー35 Kev 、 (第6関國示)。つづいて、殷処理により砒森を 活性化し、ドレイン、ソースとなるN^{*} 型鉱設局 1 1 2. 1 1 3 を形成する。さらに全面に C V D 法によりSiO, 四114を堆積した後、周知の 方法によりコンタクトホール115、Ast 電極 116を形成し第1図のようなEEPROMのょ モリセルを作成する。

この様なメモリセルにおいて、啓込みは制御ゲ ート104とドレインN⁺ 層112に高電圧例え ば10 V と8 V を印加することにより、チャネル 熱電子を発生させてこれを前記三層膜 108中の 窒化シリコン膜106にトラップさせることによ り行ない、これにより注人前には約1Vのしをい 筑屯圧が約10m秒で7V程度になる。情報の総 み出しはセルのしさい領電圧の竞を検知すること

により行ない、何えば制御ゲート104に5V、 ドレイン112に3Vを印加して低流母の益をみ る。また、情報の消去は、制御ゲート104に負 電圧例えば-6∨を印加し、ドレイン112に正 の冠圧例えば9V印加することにより行なう。す なわち、ドイレンプレークダウン電圧がゲート電 正に依存し、制御ゲート104に負電圧を印加し た場合ドレインブレーク電圧が低下することを利 用して超択的に消去が可能となる。このように飼 **例ゲート電圧とドレイン電圧との組合わせにより** 润去ができるので、ピット単位の消去が可能であ

上述のように、本発明を用いれば、一層のポリ シリコンゲート電概を有するピット単位消去が可 能なEEPROMセルが実現される。また、トラ ンジスタ/1セル搦成であるため、従來に比べ極 めてセルの火昏さが小さくなる。さらに、ゲート 電筒が一層構造であるため、従来に比べ極めて前 単な方法で海巣観可能なEEPROMセルが実現 される。

特開昭63-237580(5)

なお、上記爽的例では制御ゲート104をn型 又はp型不純物をドープしたポリシリコンから形成したが、これに限定されず、例えばモリブデン、タンタル等の高融のではから、上記実施のではより形成してnチャネルののようにない、これに限定であることが、ロサウをあることがはは同じない。 上記実施例ではは電荷を設定したが、のかとないが、クースではは同じなる三層という、ドレイン、ソースでは、のかとを用いている。 (企動の効果)

以上詳述した如く、本発明によれば、ゲート市 概を一層とし、その傾而に並得整額領域を形成したので、高集額化に避したセル面覆の小さい1トランジスタ/1セル格造のEEPROMの半尊体 装置及びかかる半導体装置を極めて簡単に製造できる方法が提供できる。

4. 図面の簡単な説明

第1個は本発明の一次施例におけるEEPROMのメモリセルの構成を示す圏、第2図~第6図は同次施例の製造工程を示す説明図、第7図は従来のEEPROMのメモリセルを示す断面圏であり、第1図~第6図の(a)は平面図、(b)はA-A方向の断面図、(c)はB-B方向の断面図である。

101…p型シリコン基板、102…フィールド酸化原、103…酸化腐、104…制御ゲート、105…酸化原原、106…氧化シリコン膜、107…酸化シリコン膜、108…三肠粒腐腐、112、113…n* 製拡散領域、114…酸化シリコン原、116、117…AI 電極。

出願人代理人 佐 彪 一 雄

